PAT-NO:

Ċ

JP361154024A

DOCUMENT-IDENTIFIER:

JP 61154024 A

TITLE:

MANUFACTURE OF SEMICONDUCTOR ELEMENT

PUBN-DATE:

July 12, 1986

INVENTOR - INFORMATION:

NAME

KUNIO, TAKEMITSU

ASSIGNEE-INFORMATION:

NAME

COUNTRY

NEC CORP

N/A

APPL-NO:

JP59277338

APPL-DATE:

December 26, 1984

INT-CL (IPC): H01L021/20, H01L021/268, H01L027/00

US-CL-CURRENT: 257/E21.134, 438/509 , 438/699 , 438/FOR.243 ,

438/FOR.388

ABSTRACT:

PURPOSE: To enable the manufacture of the semiconductor element of

substrate for SOI with a photoresist process omitted by making only the par,

which is to be a semiconductor element region of a polysilicon film, single

crystal by beam annealing and fabricating a semiconductor on the remaining

single crystal silicon after removing the polysilicon film which has not been

made single crystal by etching.

CONSTITUTION: Only the element region 6 on an <u>SOI</u> substrate (Si substrate 1)

is heated by laser beams 5 by using a laser annealing device so as to **fuse** a

polysilicon film 3 of the element region 6 and make it single

1/28/06, EAST Version: 2.0.1.4

crystal. After

removing a reflection preventing film 4 by etching, the **SOI** substrate subjected

to laser annealing is immersed in the mixed etching solution and is etched till

the polysilicon film 3 id removed. Thus only the element region 7 which has

been made single crystal can be left o an SiO<SB>2</SB> film 2 on an Si

substrate 1. Then a semiconductor element is fabricated on the remaining single crystal silicon.

COPYRIGHT: (C) 1986, JPO&Japio

⑩日本国特許庁(IP)

10 特許出願公開

四公開特許公報(A) 昭61 - 154024

@Int Cl.4

識別記号

庁内整理番号

❷公開 昭和61年(1986)7月12日

21/20 21/268 H 01 L 27/00

7739-5F 6603-5F

8122-5F

審査請求 未請求 発明の数 1 (全3頁)

図発明の名称 半導体素子製造方法

> 昭59-277338 ②特 殂

23出 顖 昭59(1984)12月26日

光 79発 眀 者 尾 武

東京都港区芝5丁目33番1号 日本電気株式会社内

願 人 日本電気株式会社 東京都港区芝5丁目33番1号 の出

弁理士 内 原 70代 理

明細書

1. 発明の名称

半導体素子製造方法

2. 特許請求の範囲

3. 発明の詳細な説明

(1) 絶縁基板上に位置する薄膜シリコン層を用 いた半導体素子製造方法において、絶縁基板上に 多結晶シリコン膜を形成し、前配多結晶シリコン 膜の半導体素子領域となる部分のみをピーム・ア ニーリングにより単結晶化し、単結晶化されなか った前記多結晶シリコンをエッチング除去し、残 された単結晶シリコン上に半導体素子を作製する 工程を含むことを特徴とする半導体業子製造方法。

(産業上の利用分野)

本発明は、SOI (Silicon On Insulator) 基 板用半導体素子製造方法に関するものである。

(従来技術とその問題点)

従来、SOI基板を用いた半導体素子製造工程 において、配線を除いては、各業子間を電気的に 絶縁しており、このため素子領域となるSiのみ

を残し、その他の部分のSiをエッチングにより 除去する方法(アイ・イー・イー・イー、エレク トロン・デバイス・レター(1BBE、BDL) 4 巻、1983、280) 又は選択的に酸化する 方法(アイ・イー・イー・イー、エレクトロン・ デパイス・レター(IEEE、EDL)4巻、1 983、73) がとられている。これらの方法で は素子領域となるSi上にSiO2, Sig N4 又はフォト・レジストをパターニングしたのち、 Siのエッチング又は酸化を行うため、フォト・ マスク又はそのパターン・データをSiО2 , S ia Na またはフォト・レジストに転写すること が必要であった。現在のICプロセスにおいて、 フォト・マスク使用等のフォト・レジスト工程の 増加は、IC製作工程の長期化および歩留り低下 を招くため好ましくない。

(発明の目的) ・

本発明の目的は、従来技術を改良し、フォト・ レジスト工程を減らしたSOI用基板半導体素子 製造方法を提供することにある。

(発明の構成)

本発明は、絶縁基板上に位置する薄膜シリコン層を用いた半導体素子製造方法において、絶縁基板上に多結晶シリコン膜を形成し、前配多結晶シリコン膜の半導体素子領域となる部分のみをピーム・アニーリングにより単結晶化し、単結晶化し、単結晶シリコンをエッチング除去し、残された単結晶シリコン上に半導体素子を作製する工程を含むことを特徴としている。

(実施例)

以下、本発明の実施例を図面を参照して説明する。

第1図および第2図は、一実施例を示す斜視図である。第1図に示すように、Si基板1上にLPCVDにより1μm厚のSiО₂ 膜2を形成したのち、LPCVDにより多結晶Si膜3を厚さ6000人堆積させ、さらに反射防止膜4として、熱酸化により厚さ850人のSiっN4膜を収たいより厚さ1200人のSiっN4膜を順次形成し、SOI基板を得た。このSOI基板上

Siと多結晶 Siのエッチング速度はそれぞれ 3 0 A / sec 、 2 1 0 A / sec であるから、多結晶 Siを厚さ約 6 0 0 0 A エッチングする時、単結晶 Siは約 8 5 0 A のみエッチングされて 5 1 5 0 A 残る。したかって第 2 図に示したように、 Si基板 1 上の Si O 2 膜 2 上に、レーザ・アニールにより単結晶化された素子領域 7 のみを残すことができる。

その後、この素子領域7上にゲート酸化膜を4 00人形成し、さらに多結晶Siによるゲレイン 極を形成したのち、ソース領域およびドレイン はをイオン注入により形成し、さらに配線用絶縁 膜としてCVDによりSiO2を厚さ8000人 形成したのち、ゲート・ソースおよびドレイン用 コンククト・ホールをHFによるウェットエッチ ングにより閉孔し、ALによる配線を施し、MO S型半導体素子が完成する。

なお、本発明にとって半導体素子の構造自体は 重要ではないから、図面上での表示は省略してい る。 の妻子領域6のみをレーザ・アニール装置を用い てレーザ光5により加熱し、素子領域6の多結晶 Si膜3を溶融し、単結晶化する。ここで使用し たレーザ・アニール装置は計算機により制御され ており、この計算機には素子領域6がウエハー上 のどの位置に存在するかのパターンデータが予め 入力されているので、素子領域6のみにレーザ光 を照射できる。すなわち、この装置は乗子領域パ ターン直接型レーザ・アニール装置である。なお、 現在のレーザ・アニール装置によれば、レーザ光 の位置制御はおおよそ0.5μmの誤差で可能で あり、また素子領域6の最小寸法は約10μm角 程度であるので、現在のICプロセスで要求され る精度をもって素子領域6のみを単結晶化する事 は可能である。その後、反射防止膜4をエッチン グ除去したのち、HF: HNO2 : CH3 COO H (l₂ 含有) = 3:40:40の混合比で調合 したエッチング液にレーザ・アニールしたSOI 基板を浸漬し、多結晶Si膜3が除去されるまで エッチングする。上記エッチング液では、単結晶

(発明の効果)

以上説明したように、本発明によればピーム・アニール時に、素子領域のみを単結晶化する。すなわち素子領域をパターニングする直描方式をとるため、従来の方法のようなリソグラフィ工程が一切不要となる。したかってリソグラフィ工程を 省略できるため、製造期間が短縮化し、さらに歩 留りも向上する。

4. 図面の簡単な説明

第1図および第2図は、本発明の一実施例を示す斜視図である。

1・・・・Si基板

2·····SiO2 膜

3・・・・・多結晶SI膜


4・・・・・反射防止膜

5・・・・レーザ光


6・・・・・素子領域

7・・・・・単結晶化した素子領域

(宋廷) 代理人弁理士 内原 音/ADIII



第 1 図



第 2 図